·返回首页 ·中文版 ·ENGLISH
<
技术专栏
PCB Layout 设计
SI/PI 设计
其它
关于Capture的一些简单知识   当前位置:首页 - 技术专栏  
 

关于Capture的一些简单知识

1、几个概念:Project,Design,Schematic,Page

一个Project可以包括几个Design;(可以把一个产品作为一个Project)
一个Design可以包括几个Schematic;(一般一个单板是一个Design)
一个Schematic可以有Page;
还需要注意原理图的分页跟层次图的区别:层次图是不同Schematic之间的关系,层次图用Port连接;而分页则是同一个Schematic的内部,用Off-page Connector连接。
 
2、前期:建库
 
Q:芯片上未用管脚(NC等),建库时是否可以不建?为什么?
 
2.1、建库时,如果该器件有多个Part,如果这几个Part管脚名称和管脚分布相同(比如00、04这类器件,以及连接器等),那么Package Type选“Homogeneous”;否则那么选“Heterogeneous”(比如TTSV、FPGA等)。
注意:如果事先不能估计有几个Part,那么Parts per Pkg先写小一点的数字,比如2,然后一个一个增加。千万不要写个很大的数字比如10,否则如果Part没有10个,后面多余的不能删除,只能重建!而且,重建时,不同Part之间拷贝时管脚会丢。
2.2、粘贴的热键认Shift + Insert,而Ctrl + V则没有那么好使。
(多个Part的器件,< Ctrl + N > Next ,< Ctrl + B > Previous )
2.3、建库时,如果需要将低电平有效的信号显示出上划线 ,那么管脚名称(Name)输入“O\E\”就可以了。
此外,Shape可以选择其他形状以满足要求。
2.4、自动生成Part库:
打开库文件,菜单Tools / Generate part…,可以接收多种输入。
2.5、建库时应增加User Properties…。比如BOM Code,Description等等。
 
 
3、画原理图
 
3.1、.opj与.dsn
只拷贝.dsn文件就可以,.opj是类似于快捷方式的文本文件。
3.2、原理图分类
Capture offers two ways of handling multiple-page designs: a flat design structure and a hierarchical design structure.
从易于理解和维护角度,提倡层次图。
但层次图工作量稍大。
3.3、Design Cache的管理
 
4、后期:
 
4.1、网表
在Design页,选中该dsn,菜单Tools / Create Netlist…,选Other,Formatters选Allgero,Part Value和PCB Footprint的Combined property string都设成{PCB Footprint}(包括外面的{ }),确认后会生成网表文件。
如果有错,会提示。错误通常是没有标注。修改错误后再重新生成。
4.2、BOM生成
在Design页,选中该dsn,菜单Tools / Bill of Materials…,确认后会生成BOM文件。
可以自己指定清单的内容:Header是表头;Combined property string是真正告诉程序要输出那些属性。
例:
Header:
Item\tQuantity\tReference\tPart\tPCB Footprint
Combined property string:
{Item}\t{Quantity}\t{Reference}\t{Value}\t{PCB Footprint}
4.3、DRC
方法:在Design页,选中该dsn,菜单Tools / Design Rules Check...,确认后会生成一个DRC的报告文件。
DRC是很严格的,有些错误是可以忽略的,有些是要一个个确认的,下面几个是根据经验总结出来的不能轻易忽略的:
WARNING:  [DRC0005]  Unconnected pin U??,PinName
说明:管脚悬空。
ERROR:  [DRC0004]  Possible pin type conflict U??,xxxxx Output Connected to Output
说明:[DRC0004]有很多原因,但是Output Connected to Output xxxxx是不对的。
WARNING:  [DRC0006]  Net has fewer than two connections NetlistName
说明:单网络。
WARNING:  [DRC0007]  Net has no driving source NetlistName
说明:输入脚悬空
4.4、打印
因为打印机多为黑白,而原理图是彩色的,所以如果将打印选项的Force Black & White选中,打印效果要好很多。
4.5、与Allegro的通信9.2以上版本,在Creat Netlist窗口会多出Allegro的Tab。
其中有“Create or Update Allegro Board”的Checkbox,选上,选择设置参考Allegro的Import Logic的选项。
 
5、其他原理图的导入与阅读
 
5.1、直接支持Pspice的原理图,以及EDIF、PDIF的导入;
5.2、ViewLogic的ViewDraw,使用OrCAD ViewReader另存为Capture格式;
>关闭<
人才招聘 | 客户通道 | 客户反馈 | 新闻中心 | 下载中心 | 联系我们 | 网站地图
电话:021-5425 2776 传真:021-5425 2867  E-mail: Sales@osolution.com.cn
版权所有 © 上海翱世电子科技有限公司. All Rights Reserved. 沪ICP备10023393号